研究方向

按此處可下載詳細介紹
 

主要方向:
本實驗室致力於『積體電路設計』、『積體電路設計自動化』、與『積體電路測試』等三方面技術之交互運用與融合之研究。


目前研究主題:

  1. PLL,DLL,TDC之設計,及其自動化編譯器設計 (Cell-Based Timing Circuits and Their Compilers Design)

  2. 多裸晶整合晶片之連接線速度監控 (Delay Monitoring for Die-to-Die Interconnects in Multi-Die ICs)

  3. 使用機器學習之晶片掃描練診斷方法 (Scan Chain Diagnosis using Machine Learning Techniques)

  4. 資料驅動之晶片可靠度提升與測試方法 (Data-Assisted Reliability and Testing for VLSI)


過去研究主題:

  1. 高良率的奈米靜態記憶體電路設計 (High-Yield SRAM Design for Nanometer Technology)

  2. 全數位鎖相迴路之自動化編譯器 (All-Digital PLL and Its Compiler)

  3. 一系列可用於多核心系統晶片的功率消耗評估軟體 (SoC Multi-Core Power Estimation Tools)

  4. 快又低功耗的掃瞄鍊測試方法 (Quick & Cool Scan Test Methodology)

  5. 三維晶片裸晶間連接線之參數型瑕疵測試 (Parametric Fault Testing for Die-to-Die Interconnects in 3D-IC)

更新: Sept. 3,2018